FPGA數(shù)字邏輯設(shè)計

內(nèi)容概要

《FPGA數(shù)字邏輯設(shè)計(21世紀(jì)大學(xué)本科計算機專業(yè)系列教材)》(作者蔡曉燕)是為“數(shù)字邏輯電路”等課程配套的實驗教材。作為專業(yè)基礎(chǔ)課程的配套實驗，其主要目的是為學(xué)生學(xué)習(xí)后續(xù)硬件類課程培養(yǎng)硬件設(shè)計基礎(chǔ)和實驗技能?！禙PGA數(shù)字邏輯設(shè)計(21世紀(jì)大學(xué)本科計算機專業(yè)系列教材)》首先介紹了可編程器件、數(shù)字系統(tǒng)設(shè)計方法、電子設(shè)計自動化軟件、VerilogHDL程序設(shè)計方法等基礎(chǔ)知識。在此基礎(chǔ)上設(shè)計了18個實驗題目，從組合邏輯電路設(shè)計、時序邏輯電路到狀態(tài)機設(shè)計以及常用接口控制器設(shè)計。每個實驗都從理論知識入手，先給出引導(dǎo)性實驗，再進入設(shè)計性實驗，知識的介紹和實驗的要求循序漸進、由淺入深，不僅邏輯嚴(yán)密，而且操作性強。
本書適合作為高等學(xué)校計算機類專業(yè)及相關(guān)專業(yè)“數(shù)字邏輯”等課程的實驗教材，也可供其他領(lǐng)域從事數(shù)字系統(tǒng)設(shè)計的工程技術(shù)人員參考。

作者簡介

蔡曉燕 南京大學(xué)計算機與科學(xué)技術(shù)系教師，工程師。

書籍目錄

第1章邏輯器件簡介11.1 邏輯器件概述11.1.1 固定邏輯芯片11.1.2 簡單PLD器件21.1.3 CPLD器件51.1.4 FPGA器件51.1.5 專用集成電路91.2 Cyclone Ⅱ系列FPGA101.2.1 概述101.2.2 邏輯單元121.2.3 片內(nèi)存儲器121.2.4 片內(nèi)乘法器161.2.5 輸入輸出模塊171.3 DE-70開發(fā)平臺191.3.1 外觀和組件191.3.2 USB-Blaster的驅(qū)動安裝221.3.3 DE2-70開發(fā)板的使用25第2章EDA技術(shù)基礎(chǔ)知識272.1 數(shù)字邏輯系統(tǒng)設(shè)計過程272.2 Quartus Ⅱ使用入門292.2.1 問題分析和設(shè)計292.2.2 利用Quartus Ⅱ完成電路仿真312.2.3 嘗試自己設(shè)計一個實驗562.3 Verilog HDL語言簡介562.3.1 Verilog HDL語言程序的結(jié)構(gòu)562.3.2 邏輯系統(tǒng)、變量和常量582.3.3 操作符和表達式602.3.4 電路設(shè)計的三種不同形式61第3章組合邏輯電路設(shè)計643.1 選擇器實驗643.1.1 二選一多路選擇器643.1.2 四選一多路選擇器653.1.3 實現(xiàn)一個多路選擇器663.1.4 實驗內(nèi)容733.2 譯碼器的設(shè)計783.2.1 2-4譯碼器783.2.2 3-8譯碼器813.2.3 實驗內(nèi)容853.3 編碼器的設(shè)計883.3.1 4-2編碼器883.3.2 實驗內(nèi)容923.4 三態(tài)緩沖器和多路復(fù)用器933.4.1 一位三態(tài)緩沖器943.4.2 實驗內(nèi)容943.5 簡單加法器和乘法器963.5.1 1位加法器963.5.2 實現(xiàn)一個8位加法器973.5.3 實驗內(nèi)容104第4章時序邏輯電路設(shè)計1064.1 觸發(fā)器和鎖存器實驗1064.1.1 RS鎖存器1064.1.2 時鐘觸發(fā)的RS鎖存器1074.1.3 D鎖存器1074.1.4 時鐘邊沿觸發(fā)的D觸發(fā)器1084.1.5 觸發(fā)器設(shè)計中的非阻塞賦值語句1094.1.6實驗內(nèi)容1114.2 寄存器實驗1114.2.1 寄存器1124.2.2 移位寄存器1134.2.3 實驗內(nèi)容1134.3 計數(shù)器實驗1154.3.1 加法計數(shù)器1154.3.2 減法計數(shù)器1154.3.3 實驗內(nèi)容1164.4 定時器1184.4.1 開發(fā)板上的時鐘信號1184.4.2 實驗內(nèi)容1184.5 存儲器實驗1194.5.1 DE2-70實驗平臺上的M4K1194.5.2 單時鐘簡單雙口RAM1194.5.3 實驗內(nèi)容122第5章狀態(tài)機和簡單數(shù)字系統(tǒng)設(shè)計1245.1 狀態(tài)機實驗1245.1.1 有限狀態(tài)機1245.1.2 簡單狀態(tài)機FSM1255.1.3 狀態(tài)機的編碼方式1295.1.4 實驗內(nèi)容1295.2 雷鳥車尾燈控制器*1305.2.1 實驗?zāi)康?305.2.2 實驗內(nèi)容1305.2.3 問題分析1305.3 交通控制燈實驗1325.3.1 實驗?zāi)康?325.3.2 實驗內(nèi)容132第6章簡單接口控制器設(shè)計1336.1 PS/2接口原理及實現(xiàn)1336.1.1 PS/2接口簡介1336.1.2 PS/2接口與FPGA的連接1356.1.3 PS/2鍵盤控制器的設(shè)計1366.2 LCD接口原理及實現(xiàn)1386.2.1 LCD簡介1386.2.2 LCD與FPGA的連接1396.2.3 LCD的控制器HD447801416.2.4 LCD顯示控制器的設(shè)計1476.3 VGA接口原理及實現(xiàn)1546.3.1 VGA簡介1546.3.2 VGA和FPGA的連接1556.3.3 VGA顯示控制器的設(shè)計157附錄 競爭、冒險和毛刺160附.1 競爭、冒險和毛刺現(xiàn)象160附.2 毛刺的消除方法161附.2.1 利用冗余項法161附.2.2 吸收法162附.2.3 鎖存法162附.2.4 信號延時法163參考文獻

編輯推薦

《FPGA數(shù)字邏輯設(shè)計(21世紀(jì)大學(xué)本科計算機專業(yè)系列教材)》(作者蔡曉燕)的所有例題都是在Altera公司的FPGA上進行實驗的，因此本書中例題的編譯平臺是Altera公司的Quartus Ⅱ。如果讀者使用的是Xilinx公司的開發(fā)平臺，只要將本書中實例的Verilog HDL代碼輸入至Xilinx ISE編譯器中重新編譯，即可產(chǎn)生可下載到Xilinx公司的FPGA中的文件。

圖書封面

評論、評分、閱讀與下載

---

    FPGA數(shù)字邏輯設(shè)計 PDF格式下載

---