數字電子技術基礎

內容概要

《數字電子技術基礎》內容包括數制與編碼、邏輯代數、邏輯門電路、組合電路、觸發(fā)器、時序電路、存儲器、可編程邏輯器件、Verilog語言、脈沖整形與產生、數模與模數轉換器、數字外圍電路與QUARTUS Ⅱ軟件的使用，并給出數十個數字電路大型作業(yè)題。《數字電子技術基礎》還介紹多種數字元器件的技術參數、數字電路邏輯設計與直接設計方法，給出大量豐富的例題與習題，目的是使讀者具有分析、設計與實現數字電路的能力。
《數字電子技術基礎》可作為電子信息類、電氣信息類、儀器儀表類各專業(yè)的教材，也可供其他相關工科專業(yè)使用，還可作為電子工程師、電子技術愛好者的參考書。

作者簡介

夏路易、高文華、田建艷、劉振宇

書籍目錄

前言第1章 數制轉換與編碼1.1 二進制數1.1.1 為什么使用二進制數1.1.2 二進制數的組成、轉換與算術運算1.2 常用的編碼小結思考題習題第2章 邏輯門與邏輯代數基礎2.1 邏輯描述2.2 基本邏輯門功能概述2.3 邏輯代數基本定律與公式2.3.1 基本定律2.3.2 基本公式2.3.3 基本定理2.4 標準邏輯函數式2.5 代數法化簡函數式2.6 卡諾圖2.6.1 畫卡諾圖2.6.2 用卡諾圖化簡“與-或”函數式2.6.3 具有無關項的邏輯函數化簡2.7 邏輯電路圖、函數式與真值表之間的轉換2.8 與非門和或非門小結思考題習題第3章 門電路3.1 數字邏輯信號3.2 CMOS門電路3.2.1 MOS晶體管3.2.2 基本CMOS非門3.2.3 CMOS與非門和或非門3.3 74 HC系列門電路的電特性3.3.1 74 HC系列門電路的極限電參數3.3.2 74 HC系列門電路的推薦工作條件3.3.3 74 HC系列門電路的靜態(tài)電特性3.3.4 74 HC系列門電路的動態(tài)特性3.4 其他類型的CMOS電路3.5 常用的CMOS門電路系列*3.6 低電壓CMOS器件3.7 分立元件門電路3.7.1 二極管與二極管邏輯門3.7.2 雙極性三極管3.7.3 三極管非門3.8 標準TTL門電路3.9 74LS系列門電路3.9.1 74LS系列門電路基本工作原理3.9.2 74LS系列門電路電特性3.10 常用的74TTL系列門電路3.11 在數字電路設計中使用不同系列的芯片3.12 正確使用門電路3.13 數字電路的封裝小結思考題習題第4章 組合邏輯電路4.1 組合邏輯電路的一般問題4.2 組合電路分析4.2.1 組合電路的邏輯功能分析4.2.2 組合電路的波形分析4.2.3 組合電路的延遲時間分析4.2.4 組合電路的電特性分析4.3 組合電路部件4.3.1 編碼器4.3.2 譯碼器4.3.3 數據選擇器4.3.4 數值比較器4.3.5 加法器*4.3.6 奇偶校驗電路4.4 組合電路設計4.4.1 組合電路的邏輯設計法4.4.2 組合電路的直接設計法4.5 組合電路的競爭與冒險4.5.1 競爭-冒險現象4.5.2 競爭-冒險現象的消除小結思考題習題第5章 鎖存器與觸發(fā)器5.1 概述5.2 鎖存器5.2.1 由三極管組成的SR雙穩(wěn)態(tài)電路5.2.2 由或非門組成的SR鎖存器5.2.3 由與非門組成的SR鎖存器5.3 SR觸發(fā)器5.4 D觸發(fā)器5.4.1 電平觸發(fā)D觸發(fā)器5.4.2 邊沿觸發(fā)的維阻結構D觸發(fā)器*5.4.3 基于CMOS傳輸門的D觸發(fā)器5.4.4 D觸發(fā)器的特性方程與狀態(tài)圖5.5 JK觸發(fā)器5.5.1 脈沖觸發(fā)JK觸發(fā)器5.5.2 邊沿觸發(fā)JK觸發(fā)器5.5.3 JK觸發(fā)器的特性方程與狀態(tài)圖5.6 T觸發(fā)器5.7 觸發(fā)器的電特性5.7.1 74LS74的電特性5.7.2 74HC74的電特性5.8 鎖存器與觸發(fā)器電路分析5.9 鎖存器與觸發(fā)器的應用小結思考題習題第6章 時序電路分析與設計6.1 概述6.1.1 時序電路的組成6.1.2 時序電路中的基本概念6.1.3 描述時序電路的邏輯工具6.2 同步時序電路的邏輯分析步驟與舉例6.3 寄存器6.3.1 寄存器6.3.2 移位寄存器6.4 計數器6.4.1 異步計數器6.4.2 同步計數器6.4.3 使用集成計數器構成任意進制計數器6.4.4 移位寄存器型計數器6.4.5 計數器應用6.5 同步時序電路邏輯設計6.5.1 設計步驟6.5.2 設計舉例6.6 時序電路直接設計*6.7 數字系統(tǒng)設計6.7.1 數字系統(tǒng)的概念6.7.2 數字系統(tǒng)的組成6.7.3 數字系統(tǒng)設計實例小結思考題習題第7章 存儲器7.1 只讀存儲器7.1.1 只讀存儲器概述7.1.2 不可寫入數據的ROM7.1.3 可寫入數據的ROM7.1.4 并行接口EPROM存儲器272567.1.5 二極管ROM實現數字電路7.2 隨機存儲器7.2.1 靜態(tài)隨機存儲器*7.2.2 動態(tài)隨機存儲器7.3 存儲器擴展7.3.1 位擴展7.3.2 字容量擴展7.4 存儲器使用舉例*7.5 單片機中的存儲器7.5.1 51單片機的程序存儲器7.5.2 51單片機的數據存儲器小結思考題習題第8章 可編程邏輯器件工作原理8.1 現場可編程門陣列8.1.1 現場可編程門陣列的工作原理8.1.2 實際應用的可編程門陣列器件8.2 復雜可編程邏輯器件8.2.1 復雜可編程邏輯器件的工作原理8.2.2 實際的復雜可編程邏輯器件*8.3 其他可編程邏輯器件介紹8.4 可編程邏輯器件的配置與編程*8.5 Cyclone器件最小系統(tǒng)電路*8.6 MAX Ⅱ器件最小系統(tǒng)電路小結思考題習題第9章 Verilog HDL9.1 Verilog HDL基礎9.1.1 Verilog HDL中的基本約定9.1.2 數據類型9.1.3 運算符9.2 Verilog HDL中的描述9.3 Verilog HDL中的分支語句9.4 Verilog HDL中的結構描述9.5 Verilog HDL描述組合邏輯電路9.6 Verilog HDL描述時序電路9.7 Verilog HDL描述狀態(tài)機9.8 一些Verilog HDL描述數字電路的例子小結思考題習題第10章 脈沖整形與產生電路10.1 施密特觸發(fā)器10.1.1 由門電路組成的施密特觸發(fā)器10.1.2 施密特觸發(fā)器的應用10.2 單穩(wěn)態(tài)觸發(fā)器10.2.1 由門電路組成的單穩(wěn)態(tài)觸發(fā)器*10.2.2 集成單穩(wěn)態(tài)觸發(fā)器7412110.3 多諧振蕩器10.3.1 門電路組成的多諧振蕩器10.3.2 施密特型多諧振蕩器10.3.3 石英晶體振蕩器10.4 定時器555及其應用10.4.1 定時器555的基本工作原理10.4.2 定時器555組成施密特觸發(fā)器10.4.3 定時器555組成單穩(wěn)態(tài)觸發(fā)器10.4.4 定時器555組成多諧振蕩器10.5 應用電路舉例小結思考題習題第11章 數模與模數轉換器11.1 數模轉換器11.1.1 權電阻D/A轉換器*11.1.2 輸出電壓型R/2R電阻網絡D/A轉換器11.1.3 輸出電流型R/2R電阻網絡D/A轉換器*11.1.4 電阻串型D/A轉換器11.1.5 D/A轉換器的技術指標11.2 模數轉換器11.2.1 并行A/D轉換器*11.2.2 流水線型A/D轉換器11.2.3 雙斜率A/D轉換器*11.2.4 Δ-Σ型A/D轉換器11.2.5 逐次比較式A/D轉換器11.2.6 A/D轉換器的技術指標小結思考題習題第12章 數字外圍電路12.1 常用的開關量輸入電路12.1.1 按鍵電路12.1.2 光耦隔離輸入電路12.2 LED顯示電路12.3 數字驅動電路12.3.1 采用三極管或場效應管驅動繼電器*12.3.2 其他數字輸出接口電路12.4 常用的數字實驗電路小結思考題習題第13章 學習使用QUARTUS Ⅱ軟件13.1 圖形輸入法設計數字電路13.2 Verilog HDL輸入法13.3 Verilog HDL設計數字系統(tǒng)附錄 數字電路大型作業(yè)與數字電子產品開發(fā)F.1 大作業(yè)題目F.2 大作業(yè)論文的寫作參考文獻

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    數字電子技術基礎 PDF格式下載

---