EDA與集成電路工程設(shè)計

前言

　　本書內(nèi)容包括EDA（電子設(shè)計自動化）技術(shù)，集成電路基礎(chǔ)構(gòu)成，集成電路（ASIC、FPGA等）的設(shè)計、驗證、實現(xiàn)與測試，SOC平臺，芯片電路的工程化開發(fā)與成功案例等。作者非常想借此機會，將多年來的工程經(jīng)驗與技術(shù)實踐，寫作成一本具有工程設(shè)計特色與技術(shù)風(fēng)格方面的書，并通過工程開發(fā)的要求與特點、集成電路工程設(shè)計需掌握的工具／技術(shù)與方法，以及SOC與FPGA系統(tǒng)芯片工程開發(fā)流程的主線來詮釋集成電路工程設(shè)計的核心要點。書中采用的設(shè)計驗證技術(shù)均與目前業(yè)界正在使用的EDA工具密切相關(guān)，其所謂的工程特性可以通過以下的四個方面來體現(xiàn)?！　。?）工程化設(shè)計的要求與特點描述?！　。?）設(shè)計工具、設(shè)計方法、設(shè)計流程的具體化、經(jīng)典化，建模語言、技術(shù)的要素化?！　。?）工程設(shè)計中的技巧、經(jīng)驗與總結(jié)?！　。?）系列工程化設(shè)計案例的介紹與分析，包括設(shè)計團隊如何進行協(xié)作的多模塊網(wǎng)表組合設(shè)計案例；大型算法中的多節(jié)拍流水線設(shè)計實現(xiàn)技術(shù)；將矢量坐標(biāo)轉(zhuǎn)換成平面直角坐標(biāo)的解決方案；僅對更改部分進行重新綜合的增量綜合技術(shù)；FPGA的可測性設(shè)計實例；測試／驗證現(xiàn)場的再現(xiàn)技術(shù)；以及多種設(shè)計、實現(xiàn)技巧等?！　”緯m用于電子科學(xué)與技術(shù)、電子信息工程等專業(yè)的高年級本科生及研究生在集成電路設(shè)計方面的教學(xué)與參考，并希望通過本書能擴展他們及青年電子設(shè)計師在集成電路設(shè)計中的工程認知與實際經(jīng)驗。書中在介紹各種設(shè)計、驗證方法的同時，還穿插了許多應(yīng)用這些方法的工程實例以及采用軟件工具解決設(shè)計、驗證中具體問題的結(jié)果圖例，這些例子全部都經(jīng)過了驗證或是工程設(shè)計的結(jié)果。全書共分7章，由多個資深的工程設(shè)計人員共同完成?！　〉?章為綜述。主要闡述了微電子產(chǎn)業(yè)的技術(shù)特點與發(fā)展趨勢以及集成電路芯片設(shè)計從創(chuàng)意到產(chǎn)品實現(xiàn)的三個階段?！　〉?章為EDA技術(shù)與電子工程產(chǎn)品開發(fā)。主要介紹了EDA技術(shù)的產(chǎn)生與發(fā)展過程、EDA工具所具有的能力與特點，以及如何在EDA工程中進行集成電路及電子產(chǎn)品開發(fā)等。該章是電子設(shè)計的背景知識介紹?！　〉?章為工程建模與硬件描述語言。主要介紹了集成電路設(shè)計的建模方法與手段、工程建模的要點與注意事項、硬件描述語言（Vetilog）的工程特性。其中，對Verilog語言的介紹與一些學(xué)者所著的針對語言語法結(jié)構(gòu)描述、解析的書籍有點不同，主要還是想在Verilog語言的特性與要點、建模技術(shù)、工程模型設(shè)計的要素等方面進行重點敘述。文中也附有一些模型風(fēng)格與邏輯綜合后對應(yīng)電路網(wǎng)表的分析例子?！　〉?章為集成電路與SOC設(shè)計。該章是本書的一個核心章節(jié)，主要描述了ASIC專用集成電路、模擬電路、數(shù)?；旌想娐?、FPGA可編程陣列芯片的設(shè)計過程，工程SOC的設(shè)計方法與特點、SOC平臺技術(shù)、IP核組合設(shè)計技術(shù)等，以及各種層次化設(shè)計方法、工程設(shè)計開發(fā)中的實用技巧與注意事項，并給出了大量的工程設(shè)計實例、圖示與說明。

內(nèi)容概要

本書內(nèi)容包含EDA(電子設(shè)計自動化)技術(shù)，芯片電路基礎(chǔ)，集成電路設(shè)計、驗證、實現(xiàn)與測試，SOC平臺，集成電路的工程開發(fā)經(jīng)驗與成功案例分析等，并自始至終以工程設(shè)計為主線，突出地敘述了集成電路工程開發(fā)中的遵循原則、基本方法、實用技術(shù)、經(jīng)驗技巧等，極具工程設(shè)計特色與技術(shù)風(fēng)格。    本書既可作為電子科學(xué)與技術(shù)、電子信息工程等專業(yè)的本科生和研究生的教材或參考資料，也可作為青年電子設(shè)計師的專業(yè)技術(shù)培訓(xùn)指南。

書籍目錄

第1章  綜述  1.1  集成電路的發(fā)展趨勢  1.2  集成電路產(chǎn)品創(chuàng)新的三個階段第2章  EDA與電子工程產(chǎn)品的開發(fā)  2.1  EDA技術(shù)的產(chǎn)生與發(fā)展  2.2  EDA工程與集成電路設(shè)計  2.3  EDA工程中的可靠性設(shè)計方法與策略    2.3.1  仿真技術(shù)    2.3.2  面向工程目標(biāo)的可靠性設(shè)計方法    2.3.3  電路模型的邏輯綜合與優(yōu)化    2.3.4  設(shè)計分析與驗證  2.4  電子產(chǎn)品開發(fā)中的EDA技術(shù)第3章  工程建模與硬件描述語言  3.1  硬件描述語言基礎(chǔ)    3.1.1  硬件描述語言    3.1.2  HDL模型及特點    3.1.3  HDL模型的層次化設(shè)計    3.1.4  HDL模型仿真  3.2  Verilog HDL與工程建模    3.2.1  Verilog模型與功能驗證    3.2.2  Verilog HDL的基本要素與定義    3.2.3  Verilog的數(shù)據(jù)類型與邏輯描述    3.2.4  Verilog操作符    3.2.5  結(jié)構(gòu)化建模    3.2.6  模型的延時    3.2.7  行為建模    3.2.8  存儲器模型    3.2.9  Verilog中的高級層次化結(jié)構(gòu)    3.2.10  可綜合的Verilog模型風(fēng)格  3.3  模型的驗證    3.3.1  Verilog對模型驗證的支持    3.3.2  test bench(測試驗證程序)第4章  集成電路與SOC設(shè)計  4.1  集成電路的分類    4.1.1  全定制與半定制集成電路    4.1.2  可編程集成電路及FPGA  4.2  集成電路的設(shè)計技術(shù)與方法    4.2.1  集成電路設(shè)計技術(shù)的發(fā)展歷程    4.2.2  集成電路的設(shè)計方法與策略  4.3  集成電路設(shè)計流程與開發(fā)工具    4.3.1  ASIC的設(shè)計    4.3.2  SOC的設(shè)計    4.3.3  FPGA的設(shè)計  4.4  集成電路設(shè)計的基本原則、策略與技巧    4.4.1  集成電路設(shè)計的關(guān)鍵要點及基本原則    4.4.2  提高設(shè)計運行速度、加快數(shù)據(jù)流處理的策略與技巧    4.4.3  電路運行穩(wěn)定的策略與技巧  4.5  工程設(shè)計中的典型案例解析    4.5.1  大型算法的流水線設(shè)計解決方案    4.5.2  團隊間遠程協(xié)作的多模塊網(wǎng)表組合設(shè)計案例    4.5.3  將矢量坐標(biāo)轉(zhuǎn)換成平面直角坐標(biāo)的解決方案    4.5.4  僅對更改部分進行邏輯綜合的增量綜合技術(shù)    4.5.5  LFSR的設(shè)計第5章  設(shè)計驗證與測試  5.1  芯片開發(fā)中的驗證技術(shù)    5.1.1  驗證的方法與策略    5.1.2  平臺技術(shù)與驗證環(huán)境    5.1.3  EDA的高級驗證方法學(xué)與實用工具    5.1.4  SOC的一體化驗證流程  5.2  芯片開發(fā)中的測試技術(shù)    5.2.1  SOC的測試技術(shù)與方法    5.2.2  測試激勵生成技術(shù)    5.2.3  SOC芯片的可測性設(shè)計(DFT)技術(shù)    5.2.4  SOPC的可測性設(shè)計與調(diào)試    5.2.5  IP核的聯(lián)機驗證與測試評估第6章  雙通道以太網(wǎng)MAC控制器的設(shè)計  6.1  以太網(wǎng)的幀格式  6.2  網(wǎng)絡(luò)控制器芯片切換的原理  6.3  網(wǎng)絡(luò)發(fā)送模塊設(shè)計  6.4  接收模塊設(shè)計  6.5  CRC校驗設(shè)計  6.6  網(wǎng)絡(luò)切換模塊設(shè)計  6.7  時序仿真波形  6.8  設(shè)計經(jīng)驗總結(jié)第7章  密碼安全芯片的設(shè)計  7.1  密碼安全芯片的實現(xiàn)方法  7.2  AES算法原理  7.3  AES算法的設(shè)計實現(xiàn)    7.3.1  算法的整體設(shè)計    7.3.2  總體結(jié)構(gòu)設(shè)計    7.3.3  各個子模塊設(shè)計  7.4  設(shè)計經(jīng)驗總結(jié)參考文獻附錄  集成電路設(shè)計、驗證、實現(xiàn)過程中的關(guān)鍵詞

章節(jié)摘錄

　　EDA這些技術(shù)的運用使電子設(shè)計師在產(chǎn)品制作前就能預(yù)知產(chǎn)品的功能與性能，了解其中的故障和問題，控制制造過程、生成后續(xù)生產(chǎn)制造所必備的文件。80年代后期，EDA的上述技術(shù)以及綜合與優(yōu)化、設(shè)計驗證技術(shù)等又得到了補充和完善。所有這些在70年代不可能涉及技術(shù)的出現(xiàn)大大地提升了工程師們的設(shè)計能力，刺激了相關(guān)產(chǎn)業(yè)的飛速發(fā)展，同時也極大地提高了電子產(chǎn)品的可靠性。　　然而，EDA技術(shù)的發(fā)展雖然使得電子產(chǎn)品的研制方法和手段跨上了新臺階，但面對20世紀(jì)90年代信息世界的“設(shè)計要一次性完成；電子系統(tǒng)集成度更高、更精巧；電子產(chǎn)品的功能更強、速度更高、電路更復(fù)雜；開發(fā)周期必須縮短以增加市場競爭力”的強烈需求，第二代EDA系統(tǒng)已逐漸地顯現(xiàn)出以下幾個方面的不足?！　〉谝?，第二代EDA系統(tǒng)的電子產(chǎn)品開發(fā)是原理圖輸入、功能仿真、PCB設(shè)計（或芯片的布局／布線）、性能分析、測試驗證等這樣一個串行的設(shè)計過程，在這個過程中，后級的設(shè)計完全依賴前級的輸出數(shù)據(jù)，任何一個環(huán)節(jié)出現(xiàn)了問題都必須從頭再來。此外，在這種設(shè)計方式下電路中隱藏的故障不能實時顯現(xiàn)出來，EDA系統(tǒng)也缺乏統(tǒng)一的協(xié)調(diào)管理工具和界面以完成故障的實時修補等?！　〉诙?，設(shè)計工具對于復(fù)雜的大型電子系統(tǒng)必須具備從頂層開始規(guī)化、按層分解、由上至下逐級地進行設(shè)計的方法和手段，并且設(shè)計工具應(yīng)具備系統(tǒng)級的仿真與綜合、優(yōu)化技術(shù)和系統(tǒng)級的測試、分析技術(shù)，對外有著良好的標(biāo)準(zhǔn)化接口，這些卻都是第二代EDA所缺少的?！　〉谌S著芯片技術(shù)的發(fā)展，速度更高、容量更大的芯片已逐漸問世，這必然會使得芯片設(shè)計的專業(yè)性要求會更強；而另一方面將大系統(tǒng)微縮到芯片中必然會使得電路更加復(fù)雜，因此，對多功能芯片和單芯片系統(tǒng)的設(shè)計任務(wù)肯定會落在電路工程師身上而不是由熟悉半導(dǎo)體技術(shù)但對系統(tǒng)和周邊電路不太了解的廠商和工藝設(shè)計師來完成。所以，EDA系統(tǒng)必須具備完全與工藝方法脫離、支持邏輯語言環(huán)境的芯片設(shè)計技術(shù)?！　≌怯捎谏鲜鋈c需求，90年代出現(xiàn)了以高級語言描述電路、系統(tǒng)級仿真、行為級綜合、支持自上而下分層設(shè)計思想并建立在并行設(shè)計環(huán)境框架之上的第三代EDA工具，即ESDA工具?！　』厥譋DA技術(shù)的發(fā)展歷程，可以看出：EDA技術(shù)是在人們不斷認知、不斷求新的基礎(chǔ)上發(fā)展和完善起來的，它的三階段發(fā)展特征實際上也充分展現(xiàn)了人類社會與現(xiàn)代科技向更精、更高、更快的需求目標(biāo)競相發(fā)展與前進的縮影?！　?.2 EDA工程與集成電路設(shè)計　　從方法論的角度看，EDA是一項專門解決電子產(chǎn)品開發(fā)中復(fù)雜問題的方法學(xué)，其涉及的學(xué)科包括電子、計算數(shù)學(xué)、仿真、設(shè)計方法學(xué)、人工智能、專家知識庫、電磁學(xué)、微電子工藝、體系結(jié)構(gòu)、計算機應(yīng)用技術(shù)等。

圖書封面

評論、評分、閱讀與下載

---

    EDA與集成電路工程設(shè)計 PDF格式下載

---