微處理器設(shè)計

前言

閱讀本書微處理器設(shè)計雖然并不難，但是有時它也很難。隨著處理器復(fù)雜度的提高以及處理器設(shè)計團隊規(guī)模的擴大，設(shè)計工程師的工作已經(jīng)變得更加專業(yè)化，只專注于設(shè)計流程中的一部分。設(shè)計流程中的每一步驟都有各自的專業(yè)知識?，F(xiàn)在，在處理器設(shè)計團隊中工作一點也不難，并且也不需要對設(shè)計中和自己無關(guān)的各個方面都有清晰的了解。同樣，大部分書籍只關(guān)注于處理器設(shè)計中的一個特定方面，通常不考慮前面和后面的步驟。本書的目的就是給出一個微處理器設(shè)計流程的整體描述，從處理器的原始規(guī)劃開始，涵蓋所有必需的步驟，一直到向客戶發(fā)貨。在單單一本書里涵蓋完整的設(shè)計流程，意味著只能涉及每個步驟中最重要的方面。書末給出處理設(shè)計的關(guān)鍵概念和術(shù)語，使讀者能對每個步驟都有更多的了解。學(xué)生可以通過本書對設(shè)計有一個廣泛的認識，然后決定哪方面是他們最感興趣的、想要進一步探索的領(lǐng)域。已經(jīng)從事設(shè)計工作的工程師可以認識到他們的專業(yè)是如何嵌在整體流程中的。非技術(shù)人員，如經(jīng)理、商家或客戶，可以了解到與他們共事的工程師用到的術(shù)語和概念。本書按照微處理器設(shè)計的流程進行編寫。前兩章涵蓋了設(shè)計真正開始之前所必需的概念。第1章講述了晶體管及其發(fā)展是如何驅(qū)動微處理器設(shè)計的。第2章描述了一些其他的與處理器進行通信的部件。第3章從設(shè)計規(guī)劃開始講述處理器設(shè)計流程，后面的章節(jié)對每個所需的步驟進行一一介紹，一直到最終產(chǎn)品的發(fā)貨。處理器設(shè)計中的很多專業(yè)術(shù)語和縮寫詞在正文中進行了解釋，但是在本書最后依然給出了術(shù)語表，以供參考。在閱讀本書之后，微處理器設(shè)計就不會顯得很難了。處理器設(shè)計的未來半導(dǎo)體工業(yè)的飛速發(fā)展使得對處理器設(shè)計未來的預(yù)測非常困難，但是有兩個在未來幾年里設(shè)計者必須解決的關(guān)鍵問題。①如何能充分利用不斷增加的晶體管數(shù)量？②如何能將處理器設(shè)計得更加節(jié)能？本行業(yè)有史以來，第一個問題一直是處理器設(shè)計者面對的最大的問題。截至2006年年底，市場上擁有最高晶體管數(shù)量的處理器包含的器件數(shù)超過了lO億。如果以現(xiàn)在的增長率繼續(xù)增長，2015年之前會出現(xiàn)100億器件的處理器，1000億器件的處理器會于2025年之前出現(xiàn)。這些處理器會是什么樣呢？對于如何使用更多的晶體管這一問題，最近有一種回答，就是將多個處理器核放在一個芯片上。這是否意味著，一個100億晶體管的處理器僅僅是10個10億晶體管處理器的組合？這的確是有可能的，但是，一個1000億晶體管的處理器幾乎不可能是一個有100個核的處理器。至少現(xiàn)在，大多數(shù)軟件問題還不能分割成這么多獨立的片段。

內(nèi)容概要

本書以微處理器設(shè)計為中心，內(nèi)容涵蓋了從設(shè)計規(guī)劃到工藝制造的全部設(shè)計流程。全書共11章，對設(shè)計中需要的所有步驟進行了一一介紹，重點講述了微處理器的發(fā)展歷程、計算機部件、設(shè)計規(guī)劃、計算機架構(gòu)、微處理器架構(gòu)、邏輯設(shè)計、電路設(shè)計、版圖、半導(dǎo)體制造、微處理器封裝以及硅片的調(diào)試和測試。書末給出了有關(guān)處理器設(shè)計的關(guān)鍵概念和術(shù)語，便于讀者理解和掌握。    本書的讀者對象為高等院校微電子專業(yè)的廣大師生及工程技術(shù)人員、研發(fā)人員。

作者簡介

Grant McFarland擁有Stanford大學(xué)的電子工程博士學(xué)位。他的博士論文CMOS Technology Scaling and Its Impact on Cache Delay預(yù)言了制造技術(shù)的尺寸縮小對處理緩存的影響Grant McFarland博士現(xiàn)在是IntelR公司高級設(shè)計工程師，他在公司里創(chuàng)立了全體培訓(xùn)課程，并教授微處理器設(shè)計基礎(chǔ)。他參與了180nm.90nm和65nm工藝下PentiumR4微處理器的設(shè)計。
　　作者聯(lián)系方式：grant. mcfarland@comcast.net

書籍目錄

第1章　微處理器的發(fā)展歷程  1．1　引言  1．2  晶體管  1．3  集成電路  1．4  微處理器  1．5  摩爾定律  1．6  晶體管尺寸縮小  1．7  互連尺寸縮小  1．8  微處理器尺寸縮小  1．9  摩爾定律的未來    1．9．1  多閥值電壓    1．9．2  絕緣體上硅    1．9．3  力硅    1．9．4  高K值柵極電介質(zhì)    1．9．5  改善的互連線    1．9．6  雙柵極／三柵極  1．10  總結(jié)  復(fù)習(xí)題  參考文獻第2章  計算機部件  2．1  引言  2．2  總線標準  2．3  芯片組  2．4  處理器總線  2．5  主存儲器  2．6  視頻適配器(圖形卡)  2．7  存儲設(shè)備  2．8  擴展卡  2．9  外設(shè)總線  2．10  主板  2．11  基本輸入輸出系統(tǒng)  2．12  存儲器分層結(jié)構(gòu)  2．13  總結(jié)  復(fù)習(xí)題  參考文獻第3章  設(shè)計規(guī)劃  3．1  引言  3．2  處理器路標  3．3  設(shè)計類型和設(shè)計時間  3．4  產(chǎn)品成本  3．5  總結(jié)  復(fù)習(xí)題  參考文獻第4章  計算機架構(gòu)  4．1  引言  4．2  指令  4．3  計算指令  4．4  數(shù)據(jù)傳輸指令  4．5  流程控制指令  4．6  指令編碼  4．7  CISC與RISC  4．8  RISC與EPIC  4．9  近期x86擴展  4．10  總結(jié)  復(fù)習(xí)題  參考文獻第5章  微處理器架構(gòu)  5．1  引言  5．2  流水線  5．3  高性能設(shè)計  5．4  性能評估  5．5  微處理器架構(gòu)的關(guān)鍵技術(shù)    5．5．1  緩存存儲器    5．5．2  緩存一致性    5．5．3  分支預(yù)測    5．5．4  寄存器重命名    5．5．5  微指令和微碼    5．5．6  重新排序、隱退以及重演    5．5．7  指令壽命  5．6  總結(jié)  復(fù)習(xí)題  參考文獻第6章  邏輯設(shè)計第7章  電路設(shè)計第8章  版圖第9章  半導(dǎo)體制造第10章  微處理器封裝第11章  硅片的調(diào)試和測試術(shù)語表

章節(jié)摘錄

插圖：

編輯推薦

《微處理器設(shè)計:從設(shè)計規(guī)劃到工藝制造》的讀者對象為高等院校微電子專業(yè)的廣大師生及工程技術(shù)人員、研發(fā)人員。

圖書封面

圖書標簽Tags

無

評論、評分、閱讀與下載

---

    微處理器設(shè)計 PDF格式下載

---